Kleiner, schneller, smarter: Forschende entwickeln neue Chip-Architektur

Wie Puzzleteile in passende Aussparungen

Das Dresdner Team hat Silizium-Wafer – das sind dünne Scheiben aus hochreinem Silizium, auf denen Chips gefertigt werden – mit kleinen Vertiefungen versehen. In diese sogenannten Pockets werden die Chiplets eingesetzt und anschließend so versiegelt, dass eine nahezu glatte Oberfläche entsteht. "Grundlage der QMI sind Silizium-Wafer mit strukturierten Aussparungen", erklärt Lukas Lorenz, Gruppenleiter am Fraunhofer IPMS. QMI steht dabei für „Quasi-monolithische Integration" und bezeichnet eine Bauweise, die sich technisch fast wie ein einziger Chip verhält, obwohl sie aus mehreren Bausteinen besteht.

"In die sogenannten Pocketwafer wurden erstmals Dummy Chiplets eingebracht und die Oberfläche für die nachfolgende Verdrahtung mit einer Passivierungsschicht geebnet", ergänzt er. Die kleinen Chiplets arbeiten dadurch fast so eng zusammen, als wären sie ein einziger Chip. Durch die enge Verbindung der Chiplets werden Signalwege kürzer. Das bedeutet weniger Energieverlust, geringere Verzögerungen und mehr Rechenleistung. Gleichzeitig ist das System robuster, weil es weniger mechanische Verbindungsstellen gibt, die ausfallen könnten. Und weil sich nur die tatsächlich benötigten Bausteine kombinieren lassen, könnten sich Chips künftig effizienter und kostengünstiger entwickeln lassen.